EPCBC密码算法的FPGA优化实现研究

摘要：

针对资源约束的智能卡加密需要小面积实现的问题，对EPCBC加密算法从硬件上实现面积优化进行了如下研究：1)相同运算只实现一次，主程序调用32次完成加密；2)对S盒变换和密钥变换使用同一寄存器，从而节省寄存器数量；3)把密文轮操作和密钥更新放在一个模块中。通过FPGA优化结果表明，EPCBC密码算法实现面积大幅度减小，优化率达到56%，同时加密运算性能也没有降低，从而为开发受资源约束的智能卡密码硬件提供可行方案。

关键词：面积优化、EPCBC加密算法、FPGA、Verilog HDL

分类号：TP309(计算技术、计算机技术)

资助基金：国家自然科学基金61173036;湖南省自然科学基金2015JJ4011;湖南省博士后基金897203005

在线出版日期：2015-02-03（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：97-100