JPEG2000算术解码器的VLSI实现

摘要：

介绍了JPEG2000编解码流程以及JPEG2000算术编码的原理.针对传统算术解码器过慢的情况,提出了一种动态的流水线算术解码器结构,给出了相应的硬件实现的框图,该结构通过FPGA验证.采用了TSMC 0.25μm工艺,进行了ASIC的实现.

关键词：JPEG2000、算术编码器、流水线、MQ编码

所属期刊栏目：35

分类号：TN47(微电子学、集成电路（IC）)

资助基金：国家高技术研究发展计划863计划2002AAIZ1450

在线出版日期：2007-01-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：920-923