10.3969/j.issn.1001-0548.2003.03.024
Manchester编码器的FPGA设计与实现
介绍一种用现场可编程门阵列FPGA实现Manchester编码器的VHDL设计方案,给出了一些重要模块的VHDL源代码.该设计方案已经用QuartusII综合通过,并适配到具体的FPGA器件APEX20KE系列,时序仿真结果与理论相吻合,时序分析表明数据传输率可达22.5 Mb/s.
曼彻斯特编码器、硬件描述语言、现场可编程门阵列、综合、仿真
32
TN431.2(微电子学、集成电路(IC))
2004-01-08(万方平台首次上网日期,不代表论文的发表时间)
共4页
324-327