10.3969/j.issn.1001-0548.2002.06.012
VLSI测试中移相伪随机序列的设计
为了用较少的硬件和测试时间开销获得对被测电路较高的故障覆盖,提出了一种数字集成电路测试中多扫描链的配置方法.该方法基于最大周期的线性反馈移位寄存器LFSR生成的m序列的移位可加性,可使较短长度的LFSR驱动多个扫描链;为了减小LFSR生成序列的互相关性,利用LFSR与其对偶LFSR间的关系,提出了基于逻辑仿真的移相器的快速设计方法,实验结果验证了该方法的有效性,对VLSI的内测试和外测试皆适用.
线性反馈移位寄存器、移相器、m序列、移位可加性、伪随机测试
31
TP331(计算技术、计算机技术)
2004-01-08(万方平台首次上网日期,不代表论文的发表时间)
共4页
608-611