一种应用分段式电容阵列的20 MS/s 10-bit SAR ADC

摘要：

设计了一个10位分辨率,20 MS/s采样率的逐次逼近型模拟数字转换器(SAR ADC).该电路通过采用分段式电容阵列设计,缩短了量化过程中高位电容翻转后所需要的稳定时间,从而提高了量化速度.此外,还提出了一种新颖、高效的比较器校准方法,以较低的成本实现了比较器失调电压的抑制.该ADC芯片基于180 nm CMOS工艺设计制造,核心面积为0.213 5 mm2.实际测试结果表明,在1.8 V电源电压、20 MS/s采样频率下,该ADC的信号噪声失真比(SNDR)达到了 58.24 dB.

关键词：SAR ADC、分段式电容阵列、比较器校准

所属期刊栏目：49

分类号：TN402(微电子学、集成电路（IC）)

资助基金：深圳科创委启动项目2136182022

在线出版日期：2023-10-25（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：53-58