基于Palladium AVIP的SoC验证方案

摘要：

由于片上系统芯片(System on Chip,SoC)规模越来越大,软件仿真速度在一些大的场景测试用例下已经很难满足验证计划时间的要求.现场可编程门阵列(Field Programmable Gate Array,FPGA)原型验证平台容量的限制,以及需要修改时钟树等特性导致FPGA平台并不适合做功耗/性能评估.基于Emulator平台的仿真加速以及功耗/性能评估已经成为一种趋势.可以使用Emulator的加速验证知识产权(Accelerated Verification Intellectual Property,AVIP)替换软件仿真用的验证知识产权(Verification Intellectual Property,VIP)来做仿真加速.以及使用高级微控制器总线结构(Advanced Micro-controller Bus Architecture,AMBA)AVIP来模拟或者监控总线的传输,结合其他工具可以用来做功能/功耗/性能相关的验证工作,大大加速了芯片相关开发验证的进程.基于移动行业处理器接口(Mobile Industry Processor Interface,MIPI)AVIP开发的用于验证MIPI或使用MIPI来验证内部图像处理模块的场景,达到了几十倍的加速比,大大提升了仿真速度.使用AVIP来模拟以及监控相关模块的行为,可以比较方便快捷地得到功耗相关数据以及性能相关数据.对芯片的功能验证,功耗/性能优化起到了至关重要的作用.

关键词：Emulator;AVIP;仿真加速;功耗分析;性能评估

所属期刊栏目：47

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2021-08-25（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：52-55