Stratus HLS工具在高性能双精度浮点乘法设计中的应用流程

摘要：

双精度浮点乘法部件是高性能CPU的核心运算部件之一.描述了使用Cadence Stratus HLS工具设计和实现双精度浮点乘法部件,探索新设计方法学在关键路径延时调整、数据路径优化以及低功耗优化等问题的解决方法,并探讨如何将新的设计流程结合到原有项目开发中等问题.最终,高阶综合设计的RTL,在28 nm工艺下综合实现频率为2.5 GHz、面积为28 211μm2,基本满足高性能微处理器的开发要求,增强了在项目中更加广泛地使用新设计方法学的信心.

关键词：高阶综合、HLS、双精度浮点乘法

所属期刊栏目：44

分类号：TP302.2(计算技术、计算机技术)

在线出版日期：2018-08-29（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：20-23,30