基于FPGA的DDR3六通道读写防冲突设计

摘要：

为了解决期货行情数据加速处理中多个通道同时访问DDR3时出现的数据读写冲突问题,实现了一种基于FPGA的DDR3六通道读写防冲突设计,完成了对单片DDR3内存条的多通道实时访问控制需求.通过ChipScope工具采样结果证明了设计的可行性,提高了并行处理的速度,极大程度地降低了期货行情数据处理中行情计算的时间开销,最高通道速率可达5.0 GB/s以上,带宽利用率可达80％以上,在多通道数据读写应用中具有很高的实用价值.

关键词：多通道、防冲突、DDR3、FPGA

所属期刊栏目：44

分类号：TP334.4(计算技术、计算机技术)

在线出版日期：2018-08-17（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：68-71,80