10.16157/j.issn.0258-7998.172787
多时钟系统下跨时钟域同步电路的设计
针对当前SOC内部时钟越来越复杂、接口越来越多以及亚稳态、漏信号等常见的各种问题,分析了以往的优化方法的优缺点,然后从电路的角度出发,提出了一种新的SOC跨时钟域同步电路设计的方法.这种方法电路简单,可靠性高,通过仿真实验和实测实验验证,能够在多时钟系统中适应最小输入脉宽、不漏信号、避免误触发和多触发,且很好地解决了亚稳态等问题.
多时钟系统、跨时钟域、同步电路、信号
44
TN911
2018-03-29(万方平台首次上网日期,不代表论文的发表时间)
共4页
6-9