可编程可伸缩的双域模乘加器研究与设计

摘要：

模乘和模加减作为椭圆曲线公钥体制的核心运算,在ECC算法实现过程中使用频率极高.如何高效率、低成本地实现模乘模加减是当前的一个研究热点.针对FIOS类型Montgomery模乘算法和模加减算法展开研究,结合可重构设计技术,并对算法进行流水线切割,设计实现了一种能够同时支持GF(p)和GF(2n)两种有限域运算、长度可伸缩的模乘加器.最后对设计的模乘加器用Verilog HDL进行描述,采用综合工具在CMOS 0.18 μ m typical工艺库下综合.实验结果表明,该模乘加器的最大时钟频率为230 MHz,不仅在运算速度和电路面积上具有一定优势,而且可以灵活地实现运算长度伸缩.

关键词：长度可伸缩、双域运算、模乘加减、流水线

所属期刊栏目：44

分类号：TP309.7(计算技术、计算机技术)

在线出版日期：2018-01-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：28-32,36