标准芯片单元可连通性的检测方法

摘要：

介绍了一种标准芯片单元可连通性的检测方法,可以有效检测标准芯片单元的可连通性,在布局布线阶段之前,改进标准单元的版图,或者增加布局布线的约束条件,从而保证标准芯片单元的设计对布局布线的友好性.通过对标准芯片单元的检测和改进,可以有效提高芯片的整体可连通性,从而节约布局布线阶段的工作时间,减少开发周期,提高芯片良率.本方法可以实现标准芯片单元库的全覆盖检测,通过优化算法,可以在尽可能减少芯片测试工作量的前提下,实现90％以上的随机场景再现.通过在不同技术节点标准芯片单元检测中的应用,有效地捕获了标准芯片单元连通性的问题,在数字后端布局布线之前,改进或阻止了可能出现的不友好场景,提升了芯片后端设计的效率.

关键词：标准芯片单元、芯片管脚、可连通性、网表、版图设计、布局布线

所属期刊栏目：43

分类号：TN47(微电子学、集成电路（IC）)

在线出版日期：2018-01-09（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：17-20