10.16157/j.issn.0258-7998.2015.12.011
数字下变频中抽取滤波器的设计及FPGA实现
针对软件无线电接收机数字下变频中高速数字信号的降采样需求,利用半带滤波器及级联积分梳状滤波器,设计了一种半带滤波器前置的多级抽取滤波器架构.通过Simulink搭建系统模型验证之后,利用Xilinx ISE 12.3在Xilinx xc5vsx95t-2ff1136 FPGA上实现了一种下采样率为64的抽取滤波器.Modelsim仿真结果表明,该抽取滤波器设计是有效的,达到了设计指标.
降采样、多级抽取滤波器、半带滤波器、积分梳状滤波器、Simulink模型、FPGA实现
41
TN911.72
国家自然科学基金项目61271090;四川省科技支撑计划项目2015GZ0103
2016-01-06(万方平台首次上网日期,不代表论文的发表时间)
共4页
45-47,50