10.3969/j.issn.0258-7998.2013.07.003
基于FPGA的指针反馈式低功耗Viterbi译码器设计
为了满足复杂的无线通信系统功耗以及性能要求,提出并设计了一种指针反馈式Viterbi译码器.该译码器使相邻时刻的各状态转移满足单向一对一指向关系,并根据传统译码器初始译码状态从状态0延伸的特点,通过每一时刻不断更新的状态指针指向当前时刻译码路径状态,同时输出译码结果.算法仿真以及FPGA和CMOS综合结果表明,该译码器功耗降低60%,译码延时小,并且在信噪比较高的情况下有很好的译码性能,特别适用于约束长度大、译码状态数多的情况.
低功耗、Viterbi译码器、FPGA、指针反馈式
39
TN492(微电子学、集成电路(IC))
广东省重大科技专项资助项目2010A080402004
2013-08-13(万方平台首次上网日期,不代表论文的发表时间)
共4页
7-9,13