10.3969/j.issn.0258-7998.2012.10.005
一种高效二维小波分解算法的FPGA实现
针对现有二维提升小波变换实现过程中存在的大量过程数据存储及关键路径延时较长的问题,提出一种直接进行二维变换的VLSI架构.采用Altera公司Cyclone Ⅱ系列FPGA EP2C35F672C6对架构进行实现和验证,在纯计算逻辑下二维小波变换时钟频率可达到157.78 MHz.
小波变换、图像处理、FPGA、VLSI
38
TN402;TN791(微电子学、集成电路(IC))
2013-01-05(万方平台首次上网日期,不代表论文的发表时间)
共3页
9-11