10.3969/j.issn.0258-7998.2012.07.022
基于NiosⅡ的智能多接口片上系统设计
设计了一种基于NiosⅡ处理器的片上系统(SoC),集成了NiosⅡ处理器IP、PCI接口IP、网络接口IP以及基于Wishbone总线的串行接口IP核、CAN接口IP核等.系统具有可重配置、可扩展、灵活、兼容性高、功耗低等优点,适合于片上系统开发与应用.本设计使用Verilog HDL硬件描述语言在QuartusⅡ环境下进行IP软核设计、综合、布局布线,在Model Sim下完成功能、时序仿真,在SoPC下完成系统的定制与集成,在NiosⅡ IDE环境下完成片上系统软件程序的开发,最后在FPGA器件上实现了智能多接口功能的片上系统.
FPGA、NiosⅡ、片上系统、IP核
TN47(微电子学、集成电路(IC))
2012-10-29(万方平台首次上网日期,不代表论文的发表时间)
共4页
61-64