10.3969/j.issn.0258-7998.2011.10.023
H.264视频解码器中帧内预测模块的硬件设计
提出一种能实时处理的H.264/AVC帧内预测硬件结构.通过对H.264/AVC各个预测模式的分析,设计了一个通用运算单元,提高了硬件资源的可重用性.采用4个并行运算单元计算预测值,对运算比较复杂的plane模式预处理,并设计模式预测器,加快了系统处理速度.硬件电路结构已通过RTL级仿真及综合,并在Altera公司的CycloneⅡFPGA平台上进行了验证和测试.
H.264、解码器、帧内预测、硬件
TN919.8
2012-01-18(万方平台首次上网日期,不代表论文的发表时间)
共4页
53-55,59