基于FPGA的雷达恒虚警模块的设计

摘要：

恒虚警处理技术可以使雷达在保持较高发现概率的同时,降低虚警概率.为了提高机载雷达在杂波与噪声背景条件下发现目标的能力,针对复杂统计模型应用的局限性,提出了一种基于FPGA的恒虚警模块的设计思想,并在软件平台环境下,对设计方法的可行性进行了仿真验证.

关键词：恒虚警检测、FPGA、GO-CFAR算法、模块

所属期刊栏目：37

分类号：TN955

在线出版日期：2011-12-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：68-70,74