AES算法的可配置硬件结构设计与实现

摘要：

在分析AES算法的基础上,介绍了该算法各模块的设计实现方法,并将加解密运算结构设计为1个统一的结构.通过对密钥生成算法的分析,将3种密钥长度的密钥生成算法进行了可配置设计,使该设计能够实现加解密功能.该设计通过了FPGA仿真验证,与传统设计方案相比大大减小了硬件资源的消耗.

关键词：高级加密标准、统一加解密结构、可配置密钥生成结构、现场可编程门阵列

所属期刊栏目：35

分类号：TP309(计算技术、计算机技术)

在线出版日期：2010-01-29（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：132-134,137