10.3969/j.issn.0258-7998.2009.10.009
AVS视频解码中帧内预测模块的硬件化设计及SoPC验证
论述了适用于AVS解码器的帧内预测模块硬件化设计,提出了一种关键路径更短、占用资源更少的可重构运算单元(PE),利于流水线设计,可以提高运行频率.在参考样本管理方案中采用了一种环形RAM预加载方案,可以有效地提高预测速度.通过在Cyclone Ⅱ FPGA上进行测试,证明该帧内预测模块可正常工作在100 MHz频率下,解码速度提高了19.4%.
帧内预测、AVS视频编码标准、硬件加速、SoPC
35
TN919
青岛市科技计划项目07-2-3-1-jch
2009-12-15(万方平台首次上网日期,不代表论文的发表时间)
共4页
18-21