10.3969/j.issn.0258-7998.2009.01.038
基于超大规模FPGA的FFT设计与实现
在宽带数字接收机中,需要对数字检波输出的信号流进行实时FFT运算.提出了一种用于宽带数字接收机的基于Xilinx的Virtex-Ⅳ芯片的高速FFT的设计与实现方法,采用了多级串行流水线结构及优化的数据存取方式,设计出用单片FPGA实现了2 048点实数的FFT方案.其完成2 048点FFT的时间约为4.57 μs,能很好地满足系统处理的实时性要求,在工程实践中有很大的应用前景.
FPGA、FFT算法、数字接收机、多级流水线
35
TN957.52
2009-04-29(万方平台首次上网日期,不代表论文的发表时间)
共4页
109-112