基于FPGA的Ethernet解包电路

摘要：

针对传统微处理器平台中存在的接口速率瓶颈问题,提出了基于现场可编程门阵列(FPGA)的以太网解包电路的硬件实现方法.主要介绍了接收数据帧的实现方法,该设计具有通用性好、可扩展性强以及方便易行等优点,为高速数据采集系统的网络化提供了很好的解决方案.

关键词：解包、FPGA、以太网

所属期刊栏目：34

分类号：TP3;TN9

在线出版日期：2008-09-01（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：100-103,107