10.3969/j.issn.0258-7998.2007.10.019
基于SRT算法的单精度浮点除法器
采用VHDL语言,在FPGA上实现了单精度浮点除法器的设计,通过采用SRT算法、SD表示法、常数比较法以及飞速转换法,进一步提高电路的运算速度.使用NC-sim和Maxplus2仿真软件进行前仿真和后仿真,使用Synplify进行逻辑综合,采用EPF10K40RC208-3芯片,对除法器进行了仿真.
除法器、SRT、单精度浮点、数字循环法、仿真
33
TP3(计算技术、计算机技术)
2007-12-10(万方平台首次上网日期,不代表论文的发表时间)
共4页
56-58,62