基于FPGA的规则(3,6)LDPC码译码器

摘要：

基于软判决译码规则,采用完全并行的解码结构,使用Verilog硬件描述语言,在Xilinx公司的FPGA(Virtex-2 xcv1000)上实现了码率为1/2、帧长为20bit的规则(3,6)LDPC码的译码器,最大传输速率可达20Mbps.对LDPC码的实际应用具有重要的推动作用.

关键词：LDPC码、变量节、点校验检点、因子图、译码

所属期刊栏目：30

分类号：TP3;V35

在线出版日期：2005-03-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：54-57