高速PCB设计中的时序分析及仿真策略

摘要：

详细讨论了在高速PCB设计中最常见的公共时钟同步(COMMON CLOCK)和源同步(SOURCE SYNCHRONOUS)电路的时序分析方法,并结合宽带网交换机设计实例在CADENCE仿真软件平台上进行了信号完整性仿真及时序仿真,得出用于指导PCB布局、布线约束规则的过程及思路.实践证实,在高速设计中进行正确的时序分析及仿真对保证高速PCB设计的质量和速度十分必要.

关键词：公共时钟同步、源同步、信号完整性、时序、仿真

所属期刊栏目：29

分类号：TP391.9(计算技术、计算机技术)

在线出版日期：2004-02-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：58-61