基于SDR SDRAM的视频数据逻辑分析存储器的设计与实现

摘要：

针对传统硬件测试软件的弊端，文章提出一种便携式视频数据逻辑分析存储器的设计方法，这种分析存储器能够针对网络多媒体数据进行采集、分析和存储等操作。在不影响网络正常传输的前提下，针对TS流进行采集、存储和分析。由于多媒体数据网络传输具有数据量大、网络带宽占用量大等特点，因此设计中根据系统结构需要，设计SDR SDRAM存储器控制器，采用分层状态机的设计模式，可以对结构较大的网络数据包或是大量高速传输中的数据进行突发存储操作。测试结果表明系统工作稳定，数据处理速度快，精度可达纳秒级，满足系统设计要求。

关键词：TS流、步动态随机存储器控制器、FPGA

分类号：TP3;TN4

在线出版日期：2014-06-19（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：62-65