基于65nm工艺数字IC物理设计中信号串扰的预防

摘要：

数字集成电路的不断发展和制造工艺的不断进步,使得物理设计面临着越来越多的挑战.特征尺寸的减小,使得后端设计过程中解决信号完整性问题是越来越重要.互连线间的串扰就是其中的一个,所以在后端设计的流程中,对串扰的预防作用也显得尤为重要.本文就TSMC 65nm工艺下,根据具体的设计模块,探索物理设计流程中如何才能更好的预防串扰对芯片时序的影响.

关键词：串扰、物理设计、数字集成电路

所属期刊栏目：39

分类号：TN4;TP3

资助基金：安徽省教育厅重点科研项目KJ2010A022

在线出版日期：2012-04-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共2页

页码：47-48