基于1553B总线协议的解码器设计和FPGA实现

摘要：

文章通过对1553B总线协议的研究,结合现代EDA技术,介绍了一种使用现场可编程逻辑器件(FPGA)设计1553B总线协议用的manchesterⅡ型码解码器的方法.通过采用Verilog HDL硬件描述语言和原理图混合输入法,使设计简洁有效.通过QuartusII开发软件对设计进行了时序约束和分析,最后给出了时序仿真图,从而证明了这种设计是可行和可靠的.

关键词：1553B总线协议、ManchesterⅡ型码、现场可编程门阵列

所属期刊栏目：38

分类号：TN9;TP3

在线出版日期：2011-07-19（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：27-29