基于40 nm CMOS工艺的全数字锁相环的I2C接口设计

摘要：

基于40nmCMOS工艺设计了一款I2C接口模块,该模块用于全数字锁相环(ADPLL)的测试与应用场景,能够输出锁相环控制字或将控制字写入锁相环内部.按照ADPLL的功能需求将接口划分为系统模块,根据ADPLL的系统特点设计了对应的时序控制模块,实现了控制字数据的读写功能.通过Verilog HDL对系统完成行为级描述,利用脚本自动化设计,能够大幅节省设计时间,易于集成到系统中.实际测试结果表明,该I2C接口模块能够对ADPLL相应控制端写入控制字,依照I2C串行总线协议与外部微控制器通信,可同时实现对ADPLL控制和监测的功能,满足测试与应用需求.

关键词：全数字锁相环、I2C接口、Verilog HDL

所属期刊栏目：23

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2023-07-10（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：54-60