16 Gbit/s高速串并收发器调试及交流耦合电容选取方案

摘要：

随着高速串并收发器(SerDes)传输速率的快速提升,如何保证数据的传输质量已成为国内外研究的热点问题.通过对已有研究的分析,基于可测性设计(DFT)的高速SerDes调试方法实现了动态配置SerDes参数.测试了不同速率下高速SerDes的传输性能,并且验证了不同速率下交流(AC)耦合电容的选取对SerDes性能的影响.针对16 Gbit/s以内高速SerDes的不同速率,提出了100 nF和470 nF的耦合电容按速率分段的选取方案.

关键词：高速串并收发器、交流耦合电容、传输性能

所属期刊栏目：22

分类号：TN402;TN407(微电子学、集成电路（IC）)

在线出版日期：2022-10-09（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：21-26