10.16257/j.cnki.1681-1070.2022.0108
基于SiP技术的多片DDR3高速动态存储器设计
基于系统级封装(System in Package,SiP)技术,结合自研自主可控DSP处理器"魂芯"Ⅱ-A和多片DDR3颗粒,详细介绍了一款高速动态存储控制一体化SiP设备的设计方案和仿真验证分析结果.重点介绍了此款SiP的电路拓扑设计、版图设计,并从拓扑结构波形仿真、DDR3时序裕量计算、与板级实现方案对比三方面对其PCB后仿进行了分析和验证,仿真结果符合规范要求,证明了所采用的Fly-By拓扑适用于CPU与多片DDR3颗粒所组成的一体化SiP设备,且SiP设备性能优于板级实现方案.
DDR3;高速电路;SiP;信号完整性;Sigrity仿真
22
TN454(微电子学、集成电路(IC))
2022-02-25(万方平台首次上网日期,不代表论文的发表时间)
共6页
39-44