10.16257/j.cnki.1681-1070.2021.0708
自主FPGA芯片软件时序参数提取方法
静态时序分析是FPGA应用开发中非常重要的功能,它能验证用户设计在时序上的正确性.静态时序分析软件所需输入的时序参数直接影响分析结果的正确性.介绍了一种仿真结合实测的方法,能比较准确地提取时序参数.实验结果表明,基于自主FPGA芯片的软件时序参数,通过静态时序软件分析,能够比较准确地反映FPGA芯片时序,可满足国产软件时序参数自主替代的需求.
时序参数、FPGA、静态时序分析
21
TN402(微电子学、集成电路(IC))
2021-08-02(万方平台首次上网日期,不代表论文的发表时间)
共6页
53-58