10.16257/j.cnki.1681-1070.2021.0509
深亚微米SOI工艺ESD防护器件设计
在集成电路设计领域,绝缘体上硅(SOI)工艺以其较小的寄生效应、更快的速度,得到广泛应用.但由于SOI工艺器件的结构特点及自加热效应(SHE)的影响,其静电放电(ESD)防护器件设计成为一大技术难点.当工艺进入深亚微米技术节点,基于部分耗尽型SOI(PD-SOI)工艺的ESD防护器件设计尤为困难.为了提高深亚微米SOI工艺电路的可靠性,开展了分析研究.结合SOI工艺器件的结构特点,针对性地进行了 ESD防护器件选择,合理设计了器件尺寸参数,并优化设计了器件版图.使用该设计的一款数字电路,通过了 4.5 kV人体模型(HBM)的ESD测试.该设计有效解决了深亚微米SOI工艺ESD防护器件稳健性弱的问题.
深亚微米、SOI工艺、自加热效应、ESD防护器件、栅控二极管
21
TN406(微电子学、集成电路(IC))
2021-06-11(万方平台首次上网日期,不代表论文的发表时间)
共7页
56-62