10.16257/j.cnki.1681-1070.2021.0306
一种PCIe交换电路设计与实现
随着高速串行计算机扩展总线标准(PCIe)技术的成熟和应用场合的增多,传统的“点对点”传输已不能满足不同设备之间高速数据传输的需求,因此有必要对PCIe数据交换技术进行研究.为了更加方便且高效地进行PCIe总线高速数据传输,也为了能将PCIe设备进行拓展,设计了一种以国产CPU为核心的PCIe交换电路,详细介绍了硬件设计方案及测试方法.在PCB板卡能正常工作的情况下逐渐增加ping包的量级(最高1 15200),稳定运行至少30 min后传输时间及丢包率小于10 ms和5×10-4,验证了设计的可行性与可靠性.
PCIe总线、PCIe交换电路、高速数据传输、丢包率
21
TN402(微电子学、集成电路(IC))
2021-04-12(万方平台首次上网日期,不代表论文的发表时间)
共5页
48-52