10.16257/j.cnki.1681-1070.2020.0211
一款高速、低功耗的Sigma-Delta模数转换器
提出了一种高速、低功耗、高分辨率的新型Sigma-Delta模数转换器(ADC)结构.该结构选择过采样率(OSR)为32的4阶调制器设计以缓解输出速率和通带宽度的压力,采用级联和双量化的方法进行优化,并利用SIMSIDES工具(基于Simulink的Sigma-Delta仿真器)进行仿真.数字抽取滤波器部分由级联积分梳状(CIC)滤波器、有限长单位冲激响应(FIR)滤波器和半带(HB)滤波器组成,并且三级滤波器都采用了多相分解结构,以降低动态功耗.使用0.18 μm的标准CMOS工艺实现数字抽取滤波器版图.仿真结果表明,在250 kHz带宽下,有效位宽(ENOB)为19 bit.
Sigma-Delta模数转换器、数字抽取滤波器、多相分解、过采样率
20
TN492(微电子学、集成电路(IC))
2020-04-21(万方平台首次上网日期,不代表论文的发表时间)
共5页
56-60