基于130nm CMOS工艺的5Gbit/s10∶1并串转换芯片

摘要：

介绍了一种基于GSMC 130 nm CMOS工艺的高速率低功耗10∶1并串转换芯片.在核心并串转换部分,该芯片使用了多相结构和树型结构相结合的方式,在输入半速率时钟的条件下,实现了10路500 Mbit/s并行数据到1路5 Gbit/s串行数据的转换.全芯片完整后仿真结果显示,在工作电压(1.2±10％)V、温度-55～1000C、全工艺角条件下,该芯片均可正确完成10∶1并串转换逻辑功能,并输出清晰干净的5 Gbit/s眼图.在典型条件下,芯片整体功耗为25.2 mW,输出电压摆幅可达到260 mV.

关键词：并串转换、收发器、高速串行通信

所属期刊栏目：20

分类号：TN43(微电子学、集成电路（IC）)

资助基金：自然科学基金面上项目11875145

在线出版日期：2020-04-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：43-47