一种基于FPGA的Viterbi译码器的研究与设计

摘要：

针对通信系统中传统维特比(Viterbi)译码器结构复杂、译码延时大、资源消耗大的问题,提出了一种新的基于FPGA的Viterbi译码器设计.结合(2,1,7)卷积编码器和Viterbi译码器的工作原理,设计出译码器的核心组成模块,具体采用3比特软判决译码,用曼哈顿距离计算分支度量,32个碟型加比选子单元并行运算,完成幸存路径和幸存信息的计算.幸存路径管理模块采用Viterbi截短译码算法,回溯操作分成写数据、回溯读和译码读,以改进的流水线进行并行译码操作,译码延时和储存空间分别降低至和.

关键词：Viterbi译码、卷积编码、分支度量、加比选、FPGA

所属期刊栏目：20

分类号：TN914

在线出版日期：2020-04-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：24-27