采样保持电路中全差分增益提高放大器设计

摘要：

介绍了一种全差分增益增强CMOS运算放大器的设计和实现.该放大器用于12位20 MHz采样频率的流水线模/数转换器(A/D)的采样保持电路.为了实现大的输入共模范围,采用折叠式共源共栅放大器.主放大器采用开关电容共模反馈电路,辅助放大器则采用简单的连续时间共模反馈电路.该放大器采用CMOS 0.5 μm工艺,电源电压为3.3 V.Cadence Spectre仿真结果显示,在负载为6 pF的情况下,其增益为99 dB,单位增益带宽为318 MHz,相位裕度为53°.

关键词：增益提高、共模反馈、采样保持电路

所属期刊栏目：17

分类号：TN752(基本电子电路)

在线出版日期：2017-10-31（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：19-22