三维封装中的并行键合线信号仿真分析
当今便携式设备的速率可达数吉比特每秒,但是其通道的频宽限制其性能.在所有芯片与基板的传输结构中键合线是最常用的,但却渐渐成为了带宽主要的限制.基于一款高密度布线系统级封装的研发项目,使用全波电磁场仿真工具进行建模分析,研究了不同参数对键合传输线DDR单端信号与差分信号传输质量的影响.最终通过键合线设计的优化,仿真结果通过了眼图的验证.
键合线、系统级封装、DDR、单端信号、差分信号
17
TN403(微电子学、集成电路(IC))
2017-04-26(万方平台首次上网日期,不代表论文的发表时间)
共6页
13-18