基于FPGA可配置任意整数半整数50%占空比时钟分频的实现
基于FPGA,采用FPGA内部相移时钟,设计了一种可配置任意整数半整数50%占空比的时钟分频电路.以环形触发器电路为主要分频电路,根据各相移时钟的相位关系调整输出时钟占空比.设计结合时钟的相位关系与分频时钟周期的关键点,以多输入差分锁存结构完成输出时钟的占空比调整,最终实现整数、半整数分频.最后对电路进行了仿真验证.
FPGA、占空比、整数半整数分频、差分
17
TN402(微电子学、集成电路(IC))
2017-04-21(万方平台首次上网日期,不代表论文的发表时间)
共3页
32-34