一种用于FPGA存储单元的上电复位状态机设计
基于FPGA芯片,设计实现了一种上电复位状态机.在电路内部产生一系列的复位信号,控制配置存储单元SRAM的数据、地址以及电源,使其在不同阶段保持合适的电压,帮助SRAM在上电过程中顺利完成初始化,提高FPGA芯片启动的稳定性.
FPGA、上电复位、状态机、SRAM
17
TN402(微电子学、集成电路(IC))
国家科技重大专项资助项目2015ZX01018101-005
2017-04-21(万方平台首次上网日期,不代表论文的发表时间)
共3页
24-26