FIR算法在可重构专用处理器中的并行化实现

摘要：

基于FIR算法在数字信号处理系统中的重要性以及当前对于高性能实时处理的需求,在一款可重构专用处理器平台上实现了FIR算法的并行化.并且对传统的直接型乘累加器进行了改进,提出了一种效率更高、延时更低的乘累加器,提高了FIR算法的性能.实验结果表明,设计的并行FIR滤波器误差在10-8量级,对大于1k点的FIR运算并行化效率达95％以上,加速比达3.85以上.

关键词：FIR、并行化、乘累加器、乒乓操作

所属期刊栏目：16

分类号：TN402(微电子学、集成电路（IC）)

资助基金：高等学校博士学科点专项科研基金项目20120091110029;江苏省产学研联合创新资金-前瞻性联合研究项目BY2015069-05;中央高校基本科研业务费专项资金项目021014380030

在线出版日期：2016-10-19（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：14-18