一种应用于流水线ADC的采样保持电路设计

摘要：

设计了一种应用于8位100 MHz采样频率流水线ADC的采样保持电路。采用电容翻转的主体结构及下级板采样技术，设计了使用共源共栅密勒补偿的两级运放。在不影响性能的前提下提出对传统栅压自举采样开关的改进方案，减小了栅压自举开关的面积。该采样保持电路采用CSMC 0.18μm CMOS工艺，1.8 V电源电压进行设计。Spectre仿真并使用Matlab分析输出动态特性表明，电路达到了74.7 dB的无杂散动态范围（SFDR），信纳比（SINAD）为60.8 dB。

关键词：采样保持、栅压自举、流水线ADC

分类号：TN432(微电子学、集成电路（IC）)

在线出版日期：2015-11-06（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：29-32