10.3969/j.issn.1681-1070.2015.06.007
一个5-bit 4 GS/s的插值型模数转换器设计
设计了一款5-bit 4 GS/s的电阻插值型模数转换器(ADC),由预放大器阵列、高速比较器和编码器模块组成。定量分析了预放大器阵列的带宽和增益对ADC性能的影响,选取了最优的预放大器阵列结构,采样保持电路则选择了分布式采样,并采用电流逻辑模(CML)的比较器和编码电路。基于TSMC 65 nm工艺下进行仿真:在4 GHz的采样频率下,输入信号为200 MHz时,有效位数(ENOB)为4.85,SNDR为30.97,系统功耗为85 mW。
高速ADC、电阻插值、失调电压
TN402(微电子学、集成电路(IC))
2015-07-13(万方平台首次上网日期,不代表论文的发表时间)
共4页
28-31