10.3969/j.issn.1681-1070.2015.03.007
一种滞回比较器设计
比较器广泛应用于模拟信号到数字信号的转换过程中,在模-数转换过程中,对输入进行采样后的信号通过比较器以决定模拟信号的数字量。滞回比较器也叫迟滞比较器,以其优越的抗噪声能力在比较器中占有重要地位。描述一种滞回比较器,使用少量元件节省成本,滞回电压阈值设计灵活,同时用P管作差分输入管,有较高的共模输入范围,转换速率快。使用0.18μm CMOS工艺分别对转折点压差为200 mV的设计进行仿真,仿真结果与设计预期相符合。
模数转换、抗噪声能力、滞回比较器
TN402(微电子学、集成电路(IC))
2015-05-04(万方平台首次上网日期,不代表论文的发表时间)
共4页
26-28,43