百万门系统级芯片的时钟树设计

摘要：

层次化设计是片上集成芯片开发采用的主流方法,它是一种自底向上的流程.但层次化设计也带来了时钟树设计难以掌握的问题.针对一款复杂SoC系统芯片时钟树设计,详细分析了层次化时钟树综合需要解决的关键点,并提出有效的解决方案.实验表明该方案可以迅速实现时钟树收敛,提高设计效率.

关键词：SoC、时钟树综合、层次化、信号完整性

所属期刊栏目：14

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2015-03-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：21-24