基于格雷码的深度可配置的异步FIFO设计实现

摘要：

如何防止产生亚稳态问题，更好地同步异步信号及准确地设计空、满、几乎空、几乎满控制信号的产生是异步FIFO设计的两大难点。介绍了一种异步FIFO的设计方法，用先比较读写地址产生空满标志，再同步到相应的时钟域的方法来准确设计标志位信号的产生。采用格雷（Gray）码来避免亚稳态的出现，性能较稳定，并比较了利用Gray码、单步循环码作异步FIFO指针的优缺点。最后，给出了系统的仿真及综合结果。

关键词：FIFO、亚稳态、Gray码、单步循环码

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2014-07-02（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：33-36