一种应用于低噪声PLL的RF-VCO设计

摘要：

在PLL电路设计中,压控振荡器设计是电路的关键模块,按类型又主要分为LC震荡器和环形振荡器两种,其性能直接决定了相位噪声、频率稳定度及覆盖范围.文章介绍了一款1.8 GHz的基于交叉耦合对LC结构的低噪声CMOS压控振荡器的设计,并对调谐范围、相位噪声以及电路起振条件等做了分析讨论.该设计采用0.18μm 6层金属CMOS工艺制造,模块面积为0.3 mm2,电路经过Cadence SpectreRF仿真,VCO的输出范围为1594~2023 MHz,中心频率1.8 GHz输出时相位噪声为-118 dBc/Hz@600 kHz,1.9 GHz输出时相位噪声为-121 dBc/Hz@600 kHz.结果表明该VCO设计达到了较宽的频率覆盖范围和较低的相位噪声,可以满足低噪声PLL的设计要求.

关键词：压控振荡器、锁相环、金属氧化物晶体管可变电容、频率调节、相位噪声

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2013-06-17（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：17-20