基于自偏置技术的低噪声锁相环研究

摘要：

文中描述了一种自偏置型锁相环电路,通过采用环路自适应的方法得到一个固定的阻尼系数ξ以及带宽和输入频率的比值ωN/ωREF,从而保证环路的稳定.传统锁相环电路设计需要一个固定的电荷泵充放电电流和固定的VCO增益,这样才能保持系统的稳定性.但是当工艺发展到深亚微米尤其是65 nm以下的时候,芯片的供电电压都在1 V以下且器件的二级效应趋于严重,此时要得到一个固定的电流值或者固定的VCO增益是很困难的.自偏置锁相环解决了这个问题,由于采用了自适应环路的设计方法,使得系统受工艺、温度和电压的影响非常小,而且锁定范围更大.可以广泛应用于时钟发生器以及通信系统.芯片采用SMIC标准低漏电55 nm CMOS工艺制造,测试均方抖动为3.8 ps,峰-峰值抖动25 ps.

关键词：自偏置锁相环、压控振荡器、低噪声

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2013-05-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：14-16