FPGA的静态功耗分析与降低技术

摘要：

FPGA已经被广泛用于实现大规模的数字电路和系统,随着CMOS工艺发展到深亚微米,芯片的静态功耗已成为关键挑战之一.文章首先对FPGA的结构和静态功耗在FPGA中的分布进行了介绍.接下来提出了晶体管的漏电流模型,并且重点对FPGA中漏电流单元亚阈值漏电流和栅漏电流进行了详细的分析.最后根据FPGA的特点采用双阈值电压晶体管,关键路径上的晶体管采用低阈值电压栅的晶体管,非关键路径上的晶体管采用高阈值电压栅的晶体管,以此来降低芯片的静态功耗.

关键词：FPGA、亚阈值漏电流、布线开关、双阈值电压

所属期刊栏目：13

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2013-05-31（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：26-29