一种应用于流水线ADC采样保持电路的设计

摘要：

介绍了一种应用于12位、10MS/s流水线模数转换器前端的高性能采样保持（SH）电路的设计。该电路采用全差分电容翻转型结构及下极板采样技术,有效地减少噪声、功耗及电荷注入误差。采用一种改进的栅源电压恒定的自举开关,极大地减小电路的非线性失真。运算放大器为增益增强型折叠式共源共栅结构,能得到较高的带宽和直流增益。该采样保持电路采用JAZZ 0.6μm BiCMOS工艺来实现,在5V电源电压、10MHz采样频率下,当输入信号频率为1MHz时,仿真结果显示无杂散动态范围（SFDR）为107.82dB、信噪比（SNR）为87.8dB、总谐波失真比（THD）为-105.2dB。该部分电路版图面积为0.4mm×0.8mm,功耗仅为11mW。

关键词：流水线ADC、栅压自举开关、增益增强型运算放大器、采样保持电路

所属期刊栏目：11

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2012-04-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：18-21,32